- 以下方案ARROW均有代理，被广泛应用于多载波全球移动通信系统 (MC-GSM)、5G和毫米波无线基础设施 、 微波回程连线 、测试和测量设备、高速数据转换器计时、卫星通信等领域的频率合成、时钟产生和相位管理。同时ARROW可提供配套的底噪声、高可靠性电源方案, 以及配套的高Q值感阻容器件，主要品牌有TI、ADI、NXP、ON、ST等。电路实解1. 鉴相器鉴相器是锁相环路的关键部件。在频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉冲取样保持相位比较器两种。1) 正弦波相位检波器这种鉴相器实际上是一个
- 关键字：
锁相环
- 永磁同步电机无传感器控制方法由于具有降低成本、减小系统体积和提高可靠性等优势，广泛应用于军工和民用等各个领域。本文介绍了用于零和低速下的永磁同步电机无传感器控制技术。针对传统的脉振高频信号注入法转子初始位置估计不准确的问题，提出一种基于磁极饱和凸机性的方法来正确判断磁极极性。并通过数学算法将滤波环节进行简化，减少低通滤波器的使用。通过仿真分析，验证了所设计的脉振高频电压注入法在零和低速段的可行性。
- 关键字：
永磁同步电机 无传感器控制 高频信号注入法 锁相环 202109 PMSM
- 凤志民，杭孟荀（奇瑞新能源汽车股份有限公司，安徽 芜湖 241002） 摘 要：为削弱传统滑膜观测器（Sliding Mode Observer, SMO）中由于控制函数的不连续性而引起的系统抖振，设计一种基于双曲正切函数tanh的改进型SMO，采用截止频率可变的策略对转子位置角进行相位补偿并且结合锁相环估计转子位置，在同步旋转d - p 轴坐标系下建立和分析了改进型SMO，利用MATLAB/Simulink工具搭建改进SMO的仿真模型。仿真实验结果表明：改进型SMO能有效削弱系统抖振，提高了转子估
- 关键字：
202007 永磁同步电机 滑模观测器 tanh函数 锁相环 PMSM
- 本文基于TSMC 65 nm工艺设计出了一个高频宽带PLL，其中VCO模块采用双VCO架构、鉴频鉴相模块采用三态鉴频鉴相器与电荷泵架构、环路滤波器采用二阶低通无源滤波器、分频器模块采用整数N型架构。整个锁相环输出信号分辨率为100 MHz，工作范围覆盖26 GHz -41 GHz，且在28 GHz相位噪声为 -124.2 dBc/Hz@10 MHz。
- 关键字：
锁相环 宽带 高频 201902
- 顾名思义，锁相环(PLL)使用鉴相器比较反馈信号与参考信号， 将两个信号的相位锁定在一起。虽然这种特性有许多用武之地，但是 PLL
如今最常用于频率合成，通常充当上变频器/下变 频器中的本振(LO)，或者充当高速 ADC 或 DAC 的时钟。 或许，我们很少注意这些电路中的相位行为。但随着对效率、带宽和性能的需求日益增长，RF
工程师必须推出新技术来提高频谱和功率效率。信号相位的重复性、可预测性和可调性在现代通信和仪器仪表应用中均起到日益重要的作用。 一切都是相对的 关于相位测量，如果不
- 关键字：
锁相环 相位检测
- 随着移动通信的高速发展，矢量信号发生器和分析仪的需求越来越大，高性能宽带本振的高造价成为制约两种仪器成本的主要因素之一。利用压控振荡器(VCO)实现高性能宽带本振设计，可以在降低模块尺寸、降低模块成本的前提下，实现高相噪、小型化的高性能本振。
- 关键字：
频率合成器 锁相环 宽带 小型化 201807
- PLL和DLL：都是锁相环，区别在哪里？-一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来真是两个不一样的家伙。
- 关键字：
锁相环 DLL PLL
- PLL锁相环的特性、应用与其基本工作过程-PLL（Phase Locked Loop），也称为锁相环路（PLL）或锁相环，它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。
- 关键字：
pll 锁相环
- PLL锁相环的基本结构及工作原理-PLL（Phase Locked Loop）： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。
- 关键字：
pll 锁相环
- FPGA的开发工具软件，如Quartus II、ISE等，一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的，所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。
- 关键字：
FPGA系统设计 存储器 IP模块 锁相环 高速串行收发器
- 介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。
- 关键字：
时间数字转换 锁相环 FPGA
- 时钟是广泛用于计算机、通讯、消费电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大，可能出现：并行总线中数据信号的建立和保持时间余量不够、串行
- 关键字：
晶体振荡器 锁相环 时钟
- 本作品FPGA和430为核心部件，通过控制本振频率，从而选定不同的电台信号，经过混频产生10.7M频率信号，再经过FPGA解调，功放放大还原成声音。在设计中，我们尽量采用低功耗器件，力求硬件电路的经济性和精简性，充分发挥软件控制灵活方便的特点，来满足设计要求。
- 关键字：
SDR 430单片机 FPGA VCO 锁相环
- 0 引言 准确获取电网基波及谐波电压的相位角，在变频器、有源滤波器等电力电子装置中具有重要的意义，通常需要采用锁相环得以实现。传统锁相环电路一般由鉴相器、环路滤波器、压控振荡器及分频器组成，其工作原理是通过鉴相器将电网电压和控制系统内部同步信号的相位差转变成电压信号，经环路滤波器滤波后控制压控振荡器，从而改变系统内部同步信号的频率和相位，使之与电网电压一致。传统锁相环存在硬件电路复杂、易受环境干扰及锁相精度不高等问题，随着大规模集成电路及数字信号处理器的发展，通过采用高速DSP
- 关键字：
DSP 锁相环
- 模拟锁相环电路锁定检测问题解答 1.PLL锁定有那些检测方法，它们特点是什么? 一种是最为简单的数字检测，它利用输入参考的分频信号与VCO反馈的分频信号，在PFD里鉴相的结果，通过连续结果时钟周期检测到鉴相的脉宽小于某值，作为锁定的有效判决规则。这种检测方式，判决方式简单，判断的结果只有锁定和非锁定两种情况。 另一种方式是模拟锁定检测，也称为N沟道漏级开路检测，它的实现原则是通过对于PFD输出的超前和滞后脉冲做XOR操作，直接将得出的结果输出。由于XOR的结果有是一串高低的脉冲，所以需要外部电路
- 关键字：
锁相环 PLL
锁相环介绍
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环的基本结构如图1，其中鉴相器用来鉴别输入信号ui与输出信号u0之间的相位差,并输出误差电压ud。ud中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器(VCO)的控制电压uC。uC作用于压控振荡器的结果是把它的输出振荡频率f0拉向环路输入信号频率fi,当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
